ЛЕКЦІЯ №7 Структура і функціонування процесора

 

План лекції:

1 Поняття про центральний процесор.

2 Характеристики МП.

3 Принцип роботи процесора

4 Режими роботи МП

 

1 Поняття про центральний процесор.

Центральний процесор CPU (центральний процесор ) представлений на системній платі однією-двома інтегральними мікросхемами (ІМС). ЦП управляє взаємодією між усіма блоками і підсистемами комп’ютера.

У ПК може працювати декілька процесорів. Один процесор управляє введенням/ иводом даних і називається «процесором введення-виведення». Обчислення з математичними числами виконуються математичним співпроцесором. Графічний процесор забезпечує швидке виведення зображення на екран дисплея. ЦП управляє всією комп’ютерною системою .

Перший МП 4004 був випущений компанією Intel в 1971 році. До цих пір ЦП збирали з безлічі дискретних компонентів: електронних ламп, транзисторів, мікросхем з малим ступенем інтеграції . Робоча частота i4004 становила 108 кГц. Цей МП призначався для використання в програмованих калькуляторах .

МП стали застосовуватися в ПК починаючи з моделі i8080 , яка була представлена ​​фірмою Intel в 1974 році. На цьому МП був зібраний перший ПК Altair 8800.

Покоління процесорів Intel

Покоління Процесор Рік випуску
Р1 i8080 1978
P2 i80286 1981
P3 i80386 1987
P4 i80486 1989
Р5 Pentium 1993
P6 Pentium Pro, Pentium II, III, Celeron 1996-1997
P7 (AMD Athlon, AMD Duron) Pentium 4 ,Intel Хеоп, 32-битные 2000
Р8  Intel и AMD 64-битные. 2003
Двухядерные Intel (Core 2 Duo), AMD (Athlon 64Х2). 2005
Четырехядерные  Intel — Core 2 Quad;AMD — Athlon 64 X4 (Phenom). 2007

2 Класифікація мікропроцесорів

Всі мікропроцесори поділяють на окремі класи відповідно до їх архітектури, структури і функціонального призначення. На рис. 1 – ви бачите схему класифікації МП за функціональним призначенням.

Мікропроцесори загального призначення призначені для вирішення широкого кола завдань обробки різноманітної інформації. Їх основною областю використання є персональні комп’ютери, робочі станції, сервери та інші цифрові системи масового застосування.

Спеціалізовані мікропроцесори орієнтовані на вирішення специфічних завдань управління різними об’єктами. Містять додаткові мікросхеми (інтерфейси), що забезпечують спеціалізоване використання. Мають особливу конструкцію, підвищену надійність.

Мікроконтролери є спеціалізованими мікропроцесорами, які орієнтовані на реалізацію пристроїв керування, вбудованих у різноманітну апаратуру. Характерною особливістю структури мікроконтролерів є розміщення на одному кристалі з центральним процесором внутрішньої пам’яті і великого набору периферійних пристроїв.

Цифрові процесори сигналів (ЦПС) представляють клас спеціалізованих мікропроцесорів, орієнтованих на цифрову обробку вхідних аналогових сигналів. Специфічною особливістю алгоритмів обробки аналогових сигналів є необхідність послідовного виконання ряду команд множення-підсумовування з накопиченням проміжного результату в регістрі-акумуляторі. Тому архітектура ЦПС орієнтована на реалізацію швидкого виконання операцій такого роду. Набір команд цих процесорів містить спеціальні команди MAC (Multiplication with Accumlation), які реалізують ці операції.

Рис.1

Структура типового МП

 

2  Характеристики мікропроцесора

1 Найважливіший параметр процесора — набір команд, який він уміє виконувати. Зрозуміло , всі процесори , на базі яких будується PC- сумісний комп’ютер , повинні вміти виконувати однаковий набір команд.

Комп’ютерна програма — послідовність деяких команд , кожну з цих команд має вміти виконати процесор. Процесори , на базі яких будуються Інший (не ПК) комп’ютери , виконують свої , зовсім інші набори команд.

2  Тактова частота

Тактова частота (МГц) визначається параметрами кварцового резонатора , що представляє собою кристал кварцу в олов’яної оболонці . Під впливом електричної напруги в кристалі кварцу виникають коливання електричного струму з частою , яка визначається формою і розмірами кристала. Частота цього змінного струму і називається тактовою частотою. Найменшою одиницею часу для процесора , як для логічного пристрою є період тактової частоти або просто такт. На кожну операцію (виконання команди ) процесор витрачає деяку кількість тактів .

Чим вище тактова частота процесора, тим продуктивніше він працює , так як в одиницю часу відбувається більшу кількість тактів і виконується більшу кількість команд.

Середня кількість операцій виконується за один такт роботи процесора прийнято називати продуктивністю . Чим менше тактів витрачає в середньому процесор на виконання команди , тим вище його ефективність (продуктивність) навіть при незмінній тактовій частоті.

3  Розрядність шини даних і шини адреси

Шина даних — набір з’єднань , для передачі і прийому даних. Чим більше сигналів одночасно надходить на шину , тим більше даних по ній передається за певний інтервал часу, і тим швидше вона працює. У процесорі 286 для прийому і передачі двійкових даних використовується 16 сполук , тому їх шина даних вважається 16 — розрядної . Сучасні процесори (починаючи з Pentium ) мають 64 -х розрядну шину даних , тому вони можуть передавати в системну пам’ять по 64 біта за один такт.

Кількість бітів даних , які може обробити процесор за один прийом , характеризується розрядністю внутрішніх регістрів .

Регістр — це по суті комірка пам’яті всередині процесора, наприклад , процесор може складати числа, записані в двох різних регістрах , а результат записувати в третій регістр. Розрядність регістрів описує розрядність оброблюваних процесором даних. Розрядність регістрів визначає також характеристики програмного забезпечення і команд, які виконуються процесором . Наприклад , процесори з 32 — розрядними внутрішніми регістрами можуть виконувати 32 — розрядні команди , які обробляють дані 32- розрядними порціями , а процесори з 16 — розрядними регістрами цього робити не можуть.

Крім того в залежності від структури регістрів розрізняють два основних типи процесорів:

1 ) RISC — Reduced (Restricted) Instruction Set Computer  — процесори (комп’ютери ) з скороченою системою команд. Ці процесори зазвичай мають набір однорідних регістрів універсального призначення; їх система команд відрізняється відносною простотою.

2 ) CISC — Complete Instruction Set Computer— процесори (комп’ютери) з повним набором інструкцій , до яких відноситься і сімейство х86. Склад і призначення їх регістрів істотно неоднорідні, широкий набір команд ускладнює декодування інструкцій , на що витрачаються апаратні ресурси . Зростає число тактів , необхідне для виконання інструкцій.

Практично у всіх сучасних процесорах внутрішні регістри є 32 — розрядними (виключення Itanium від Intel і Молот від AMD).

Шина адреси — являє собою набір провідників, по яких передається адреса комірки пам’яті, в яку або з якої пересилаються дані . По кожному провіднику передається один біт адреси , відповідний одній цифрі в адресі. Збільшення кількості провідників ( розрядів шини ) використовуваних для формування адреси, дозволяє збільшити кількість адресованих осередків. Розрядність шини адреси визначає максимальний об’єм пам’яті, що адресується процесором .

У комп’ютерах застосовується двійкова системи числення. Якщо, наприклад , розрядність шини адреси склала б усього один біт (один провід для передачі даних) , то з цього проводу можна було б передати всього два значення (логічний нуль — немає напруги , логічна одиниця — є напруга) і таким чином можна було б адресуватися до двох комірок пам’яті . Такий б процесор підтримував обмін тільки з двома байтами оперативної пам’яті! Використання двох біт для завдання адреси дозволило б адресуватися вже до 4-м байтам пам’яті ( 00, 01, 10, 11 на шині — на чотири різних адреси можна вказати ). Взагалі, кількість різних значень , що приймається n- розрядним двійковим числом одно 2 в ступені N. Відповідно, при ширині шини адреси n біт, кількість різних елементів пам’яті , до яких можна адресуватися становить 2 у степені N , тому говорять , що процесор підтримує 2 у степені N байт оперативної пам’яті , або говорять , що адресний простір процесора дорівнює 2 в ступені N байт. Наприклад: процесор 8086 мав адресну шину 20 біт. Тоді він міг адресувати { 2 в ступені 20 = 1048576 } байт оперативної пам’яті, тобто 1 Мбайт.

Розрядність цих шин є показником можливостей процесора: розрядність шини даних визначає можливості процесора швидко обмінюватися інформацією , розрядність адресної шини визначає обсяг підтримуваної процесором пам’яті.

 

3 Принцип роботи процесора

3.1 Конвейеризация обчислень

Процесори містять конвеєри, що дозволяють прискорити обчислювальний процес. У процесорах i486 і Pentium (P5) команди проходили через стандартний п’ятиступінчастий конвеєр. Число ступенів конвеєра відповідає числу етапів роботи з командою (рисунок 1).

Рисунок 1 — Етапи конвеєрної обробки команд в процесорах Р5 і Р6

 

При конвейеризации на кожну зі стадій повної обробки команди витрачається певна кількість робочих тактів.

Оскільки на другому етапі декодування (Decode) поточної команди вивільняється логіка першого етапу вибірки команди ( Fetch Інструкція), то з пам’яті в конвеєр вибирається чергова команда. Таким чином, звільнення чергового етапу призводить до негайного заняттю всіх попередніх етапів виконуваними в черзі командами. Всього в черзі одного конвеєра можуть одночасно виконуватися різні фази п’яти команд. За один такт синхронізації в класичному конвеєрі може бути виконана одна команда.

 

3.2 Суперскалярне виконання 

Процесори, починаючи з Pentium (P5), побудовані за суперскалярной схемою, тобто вони можуть виконувати одночасно кілька команд за такт. Pentium (P5) виконує 2 команди , а Р6 — три.

Pentium (P5) має два окремих конвеєри і називається двопотоковим суперскалярним мікропроцесором. Процесори архітектури Р6 ( Celeron , Pentium II , Pentium III) — трипотокові cynерскалярні процесори. Вони містять триблоковий багатофункціональний конвеєр (а не три окремих однакових конвеєри) , що дозволяє на більш ранніх етапах розгорнути команди в коди мікрокоманд .

Розбиття стандартного конвеєра команд на більш дрібні складові називається суперконвейерізаціей ( superpipelining ) .

Якщо конвеєр процесора P5 оснащений п’ятьма ступенями, то процесор покоління Р6 включає 12 ступенів, виділених в три блоки. У процесорі Pentium 4 застосовується архітектура гіперконвейерізаціі (hyperpipelining) з конвеєром , що складається з 20 сходинок.

 

3.3 Динамічне виконання команд

Суперскалярна суперконвейерна архітектура мікропроцесора наділяє його здібностями динамічного виконання команд.

Динамічне виконання дозволяє процесору не тільки оптимізувати і динамічно пророкувати логічний хід виконання команд , але і при необхідності виконувати їх усередині АЛП в іншому порядку аж до вирішення умов переходу . Динамічне виконання — одне з нововведень в процесори Р6 , яке сприяє підвищенню швидкодії .

 

4 Режими роботи процесора.

4.1 Реальний режим.

Команди потрапляють в процесор з системного ОЗП і зчитуються з пам’яті по черзі , використовуючи спеціальний пристрій — лічильник команд.

Будь-яка команда , яка надходить на виконання в процесор , містить кілька байтових полів інформації . Поле коду операції дозволяє процесору з’ясувати , до якого типу належить дана команда. Залежно від приналежності команди до того чи іншого типу процесор може вибрати операнди, виконати логічну або арифметичну операцію, а результат використовувати як новий операнд або помістити його на зберігання в ОЗУ. Інші адресні поля команди дозволяють процесору визначити напрям пошуку операндів. У форматах команд можна зустріти кілька адресних полів, їх число залежить від кількості операндів, що беруть участь в чергової операції . Якщо процесор буде записувати інформацію в будь-яку довільну область ОЗП, це призведе до загибелі вмісту пам’яті. Тому для зберігання команд і даних зумовлені області системної пам’яті.

Режим роботи процесора, при якому інформація в ОЗУ може бути зіпсований некоректно виробленим записом , називається реальним режимом. Процесори сімейства Intel (Р1) (8086 , 8088) і ОС MS- DOS працювали тільки в реальному режимі роботи .

Починаючи з процесорів Р2 (80286) у системі крім реального став підтримуватися захищений режим роботи . I286 адресує 16 Мбайт пам’яті ( 24 лінії шини даних).

4.2  Захищений режим.

У процесор вмонтований спеціальний механізм захисту , що включає системні програмовані регістри . За допомогою системних регістрів досягається поділ адресного простору на чотири привілейованих рівня. Доступ з менш привілейованих шару захисту в більш захищений може бути здійснений тільки лищь допомогою виконання спеціальних високорівневих команд.

Процесори Р6 мають 36 адресних ліній, що дозволяє звертатися до 64 Гбайт ОЗУ.

4.3  Віртуальний реальний режим.

У захищеному режимі процесор, використовуючи свої системні регістри , може звертатися навіть до простору пам’яті 64 Тбайт. Однак пам’ять ця організована не в області фізичних адрес , а в логічному (віртуальному) адресному просторі .

Віртуальний адресний простір надає доступ до великих масивів захищених областей пам’яті і забезпечує багатозадачність.

Всі процесори при включенні починають працювати в реальному режимі , і тільки при старті 32 — розрядної операційної системи відбувається перемикання в 32 — розрядний режим.


Самостійна робота студентів

СР7  Історія розвитку мікропроцесорів

СР8  Системні плати

СР9  Шини

СР10  BIOS

СР11  Виконання команд і програм. Архітектура системи команд комп’ютера


Контрольні питання:

1 Що собою представляє центральний процесор?

2 Які є покоління процесорів ?

3 Назвіть характеристики мікропроцесора.

4 Що показує тактова частота процесора?

5 Що таке шина даних?

6 Які є типи процесорів в залежності від структури регістрів?

7 Яким показником є розрядність шин?

8 Що собою представляє конвейєр?

9 У чому заклечається конвейєрізація обчислень?

10 У чому заключається суперскалярне виконання ?

11 У чому заключається динамічне виконання?

12 Назвіть режими роботи процесора.


Література:

1 Максимов Н.В., Партыка Т.Л., Попов И.И. Архитектура ЭВМ и вычислительных систем: Учебник. – М.: ФОРУМ: ИНФРА-М, 2005. – 512 с.

2 Мельник А.О. Архітектура комп’ютера . Наукове видання. – Луцьк: Волинська обласна друкарня, 2008. – 470 с.

3 Алексеев Е.Г., Богатырев С.Д. Мультимедийный электронный учебник: Архитектура ЭВМ, http://inf.e-alekseev.ru/text/Arhit.html